NAND-NOR LOGIC CONVERTING CIRCUIT

Patent Number:

JP61234623

Publication date:

1986-10-18

Inventor(s):

ASAKAWA TAKESHI

Applicant(s):

NEC IC MICROCOMPUT SYST LTD

Requested Patent:

JP61234623

Application Number: JP19850076026 19850410

Priority Number(s):

IPC Classification:

H03K19/20; H03K19/094

EC Classification:

Equivalents:

Abstract

PURPOSE: To obtain a NAND-NOR logic converting circuit, from which the number of circuit elements is reduced, by commonly using input circuit elements which are respectively made to correspond to plural logic input signals by its NAND section and NOR section.

CONSTITUTION:Logic input signals are impressed upon the 1st-3rd logic input signal inputting terminals IN1-IN3. When a logic switching input signal impressed upon a logic switching signal inputting terminal phi is high in potential, MOS transistors 23 and 25 are conducted and an output voltage, into which the logic of NOR is taken, is transmitted to an output terminal OUT. On the contrary, when the logic switching input signal is at the earth potential, the MOS transistors 23 and 25 are not conducted and another output voltage, into which the logic of NAND is taken, is transmitted to the output terminal OUT.

Data supplied from the esp@cenet database - 12

⑩ 公 開 特 許 公 報 (A) 昭61-234623

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)10月18日

H 03 K 19/20 19/094 6628-5J 8326-5J

審査請求 未請求 発明の数 1 (全7頁)

劉発明の名称 NAND-NOR論理変換回路

②特 願 昭60-76026

②出 願 昭60(1985)4月10日

⑩発明者 浅川

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

東京都港区芝5丁目7番15号

⑪出 願 人 日本電気アイシーマイ

コンシステム株式会社

⑩代 理 人 弁理士 内 原 晋

明細型

1 発明の名称 NAND-NOR 論理変換回路

2. 特許請求の範囲

- (1) 複数の論理信号入力端子と、1つの論理切換 信号入力端子と、1つの論理信号出力端子とを 有し、前記論理切換信号の状態により、前記論 理入力信号の組合せに対するNAND論理とNOR 論理とを切換えて、出力する回路において、前 記複数の論理信号入力端子のそれぞれに対する 能動回路案子をNAND論理とNOR論理とで共 用する事を特徴とするNAND-NOR論理変換回 路。
- (2) 前配能動回路案子は、負荷案子の一端に接続された第1のトランジスタ及び第2のトランジスタと、該第1のトランジスタの他端に接続された第3および第4のトランジスタと、前配第2および第3のトランジスタの各他端に接続さ

れた第5のトランジスタとを有し、前配第1かよび第5のトランジスタの入力電極は前配論理 切換信号入力端子に接続され、前配第2,第3 かよび第4のトランジスタの各入力電極はそれ ぞれ前配論理信号入力端子に接続されていることを特徴とする特許請求範囲第1項に記載のNA-ND-NOR論理変換回路。

(3) 前配能動回路案子は負荷案子の一端に接続された第6のトランジスタおよび第7のトランジスタおよび第7のトランジスタの第0のトランジスタの名の開催のトランジスタと、前に第6のトランジスタと、前に第6のトランジスタの前配の作品が存在があるのがでは、前に第6かよび前にのトランジスタとを有し、前配第6かよび前配のトランジスタとを有し、前配第6かよび前配第10のトランジスタとを有し、前配第6かよび前配第10のトランジスタの各人力電極はそれぞれ前配第10のトランジスタの各人力電極はそれぞれ前配額

信号入力端子に接続されていることを特徴とする特許請求範囲第1項に記載のNAND-NOR論理交換回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はNAND-NOR 論理変換回路に関する。 〔従来の技術〕

従来の3入力のNAND-NUR論理変換回路を第 5 図示す。

負荷案子19,MUSトランジスタ11,12
及び13で構成される3入力NAND回路の出力端子101は、MUSトランジスタ14のドレイン110に接続されている。MUSトランジスタ11のゲート102は、第1の論理入力信号,入力端子IN1に接続され、ソース103はMUSトランジスタ12のゲート105は第2の論理入力信号入力端子IN2に接続され、ソース106はMUSトランジスタ13のドレイン107

- 3 -

論理変換回路の出力端子 UUT に接続されている。 次に第5図を用いて従来のNAND-NUR 論理変 換回路の動作を説明する。第1,第2,及び第3 の論理入力信号端子IN1,IN2及び、IN3 には論理入力信号が印加され、論理切換信号入力 端子はには、NAND-NOR の論理切換信号が印 加される。ととで負荷案子19、MOSトランジ スタ11.12及び13で構成される3入力 NAND 回路の出力端子であるMOSトランジスタ14の ドレイン110には、論理入力信号の組合せに対 してNAND の論理がとられた出力電圧が、発生 し、負荷累子21,MOSトランジスタ16,17 及び18で構成される3入力NOR回路の出力端 子であるMUSトランジスタ15のドレイン 114 には、論理入力信号の組合せに対してNORの論 理がとられた出力電圧が発生する。

ここで論理切換信号入力端子が応印加される論理切換信号が、高電位の場合はMOSトランジスタ15は導通状態となり、インパータ20の出力端子132に発生する電位は接地電位となるため

に接続されている。 MOSトランジスタ13のゲート108は第3の論理入力信号入力端子IN3に接続され、ソース109は接地されている。 MUSトランジスタ14のゲート111は、 論力 投続されている。一方、負荷 架子21, MOSトランジスタ16,17及び18で構成される3入力 NOR回路の出力端子123はMUSトランシスタ16のゲート116のボンスタ15のドレイン114に接続されている。 MMOSトランシスタ16のゲート116がに、メースタ17のゲート119は、第2の論理入力信号入力端子IN1と接続され、ソース120は接地されている。

同様にMUSトランジスタ18のゲート122 は第3の論理入力信号入力端子IN3に接続され、 ソース123は接地されている。MUSトランジ スタ14のソース112とMUSトランジスタ15 のソース115は共通接続されて本NAND-NOR

- 4 -

MUSトランジスタ14仕非導通状態となり、本NAND-NUR 論理変換回路の論理出力端子UUTには、論理入力信号の組合せに対してNURの論理がとられた出力電圧が伝達される。逆に第4の入力信号IN4に印加される論理切換信号が接地電位の場合MUSトランジスタ15が非導通となるが、インバータ20の出力端子132に発生する電位は、高電位となるためMUSトランジスタ14位導通状態となり本NAND-NUR論理変換回路の論理出力端子UUTには論理入力信号の組み合せに対してNANDの論理がとられた出力電圧が伝達される。

(発明が解決しようとする問題点)

以上説明した様に、従来のNAND-NUR論理変換回路では、NAND 回路とNOR回路が、独立に構成されており、回路を構成する架子数は少なくとも論理入力信号数の2倍に 6 を加えた案子数を必要とし、その為にチップサイズの増加を招くという欠点を持っていた。近年のMUSFET 集積回路の発達に伴ない、コスト低減の点からチ

4. T. 141

ップサイズの縮小が望まれており、MUSFET を 楔成要素とするNAND-NUR論理変換回路におい ても素子数の少ない回路が望まれている。

本発明はかかる背景のもとになされたもので従来回路よりも、回路案子数の少なくなる様に構成されたNAND-NUR 論理変換回路を提供することを目的としている。

[問題点を解決するための手段]

本発明によるNAND-NOR 論理変換回路は、 複数の論理入力信号に対する複数の入力端子と1 つの論理切換信号に対する入力端子と、1つの論 理出力信号端子を有し、論理切換信号の状態によ り論理入力信号の組合せに対するNAND論理とNOR 論理の結果を切換えて出力する回路において、複 数の論理入力信号のそれぞれに対する入力回路案 子をNAND部とNOR部で共用することを特徴としている。

又は本発明による NAND-NUR 論理変換回路は、 負荷案子の一方の端は電源に接続され、他の端は 第1のMUSトランシスタのドレイン及び第2の

- 7 -

れ、第7のMOSトランジスタのゲートは論理切換信号入力端子と接続され、ソースは第8のMOSトランジスタのソース及び第9のMOSトランジスタのドレインと接続され、第9のMOSトランジスタのゲートは第4の論理入力信号入力端子と接続され、ソースは接地され、第6のMOSトランジスタのドレイン及び第10のMOSトランジスタのドレインと接続され、第10のMOSトランジスタのゲートは論理切換信号入力端子と接続され、ソースは接地のMOSトランジスタのゲートは論理切換信号入力端子と接続され、ソースは接地され、第8のMOSトランジスタのゲートは論理切換信号入力端子と接続され、ソースは接地され、第8のMOSトランジスタのゲートは、論理切換信号のインパータ出力と接続されていることを特徴としている。

以下、図面に基づいて本発明をより詳しく説明 する。

第1図に本発明による第1の実施例として3入 カNAND-NOR論理変換回路を示す。入力と出力 は従来例と同様とし同じ配号としている。負荷累 MUSトランジスタのドレインに接続されると共 に本NAND-NOR 論理変換回路の論理出力端子 化接続され、第1のMUSトランジスタのゲート は論理切換信号の入力端子と接続され、ソースは 第3のMUSトランジスタのドレイン及び第4の MUSトランジスタのドレインに接続され、第2 のMUSトランジスタのゲートは第1の論理入力 信号入力端子と接続され、ソースは第5のMUS トランジスタのドレイン及び第3のトランジスタ のソースに接続され、第3及び第4のMUSトラ ンジスタのゲートは各々第2及び第3の論理入力 信号入力端子と接続され、第4のMUSトランジ スタのソースは接地され、第5のMUSトランジ スタのゲートは、論理切換信号入力端子と接続さ れ、ソースは接地されていることを特徴としてい る。又は、本発明による論理変換回路は負荷素子 の一方の端は、電源に接続され、他の端は、第6 のM U Bトランジスタのドレイン及び第7のMOS トランジスタのドレインに接続されると共に本NA-ND-NOR 論理変換回路の論理出力端子に接続さ

. **– 8** –

子22の一方の端は電源 Vcc に接続され、他の 雌はMOSトランジスタ23のドレイン201及 びMOSトランシスタ24のドレイン213に接 続されると共に本 NAND-NUR 論理変換回路の論 理出力端子OUTに接続されている。MOSトラ ンジスタ23のゲート202は、論理切換信号入 力端子はと接続されソース203はMUSトラン ジスタ26のドレイン204及びMUSトランジョ スタ27のドレイン210に接続されている。 MUSトランジスタ24のゲート211は第1の 論理入力信号入力端子IN1と接続され、ソース 2 1 2 は M O S トランジスタ 2 5 の ドレイン 207 及びMUSトランジスタ26のソース206に接 続されている。MUSトランジスタ26のゲート 205は第2の論理入力信号入力端子IN2に接 続されている。MUSトランジスタ27のゲート 208は第3の論理入力信号端子IN3に接続さ れ、ソース209は倍地されている。MUSトラ ンジスタ25のゲート:214は論理切換信号入力 端子々と接続され、ソース215は接地されてい

2 130 5

る。

次に第1図を用いて第1の実施例のNOR・NAND **論理変換回路の動作を説明する。第1,第2及び** 第3の論理入力信号入力端子IN1,IN2,及び INsには、論理入力信号が印加され、論理切換 信号入力端子 φ には、 NAND-NOR の論理切換信 号が、印加される。ととで、論理切換信号入力端 子々に印加される論理切換入力信号が高電位の場 合は、MOSトランジスタ23及び25は導通状 顔となり、MOSIランジスタ23及び25の電 衆能力 gm を大きく設定しておくことにより、 本 NAND-NUR 論理変換回路は、負荷 架子 2 2 , M U 8 トランジスタ 2 4 , 2 6 , 2 7 で構成され る入力NOR回路と等価となり、出力端子OUT には、論理入力信号の組合せに対して、NORの 論理がとられた出力電圧が伝達される。逆に論理 切換入力信号が、接地電位の場合、MOSトラン ジスタ23,25が非導通となり、負荷累子22, MUSトランジスタ24,26,27で構成され る3入力NAND 回路と等価となり、出力端子OUT

-11-

ドレイン415と接続されている。MUSトラン シスタ42のゲート417は、 論理切換入力信号 端子々と接続され、ソース416は接地されてい る。MOSトランジスタ43のゲート411はイ ンパータ46の出力端子408と接続されている。 次に、第2図を用いて、この第2契施例の2入 カNAND-NOR 倫理変換回路の動作を説明する。 第1,第2の論理信号入力端子 IN1, IN2には、 論理入力信号が印加され、論理切換信号入力端子 々には、NAND-NORの論理切換信号が印加され る。ととで、論理切換信号が高電位の場合は、MOS トランジスタ42、45は導通状態とだりインパ ータ46の出力端子408に発生する電位は接地 電位となり、MOSトランジスタ43は非導通状 顔となる。その為MOSトランジスタ42の電流 能力 gm を大きく設定しておくことにより、本 2 入力 NAND-NUR 論理変換回路は、負荷累子 40, MOSトランジスタ44,41で構成される2入 カNOR回路と等価となり出力端子OUTには論 理入力信号の組合せに対してNORの論理がとら

には、論理入力信号の組合せに対してNAND の 論理がとられた出力電圧が伝達される。

第2図に本発明を用いた第2の災施例として2 入力 NAND-NUR 論理変換回路を示す。負荷累子 40の一方の端は電源 Vcc に接続され、他の端 はMOSトランジスタ44のドレイン412及び MUSトランジスタ45のドレイン401に接続 されると共に本 NAND-NUR 論理変換回路の論 理出力端子UUTに接続されている。MUSトラ ンジスタ45のゲート403は、論理切換入力信 号端子 ¢ と接続されると共にインパータ46の入 力端子407と接続され、ソース402はMO8 トランジスタ43のソース410及びMUSトラ ンジスタ41のドレイン404と接続されている。 MU8トランジスタ41のゲート406は第2の 論理入力信号端子IN2と接続され、ソース405 は、接地されている。MUSトランジスタ44の ゲート414は第1の論理入力信号端子IN1と 接続され、ソース413はMOSトランジスタ43 のドレイン409及びMUSトランジスタ42の

-12-

れた出力電圧が伝達される。逆に、論理切換信号が接地電位の場合、MUSトランジスタ42,45 は、非導強状態となり、インパータ46の出力端子408に発生する電位は、高電位となり、MUSトランジスタ43は導通状態となる。その為MOSトランジスタ43の電流能力gmを大きく設定しておくことにより、本2人力NAND-NOR論理変換回路は、負苛累子40とMOSトランジスタ44,41で構成される2人力NAND 回路と等価となり、出力端子UUTには論理入力信号の組合せに対してNAND の論理がどられた出力電圧が伝達される。

以上、第1及び第2の実施例においては、入力 回路案子をNAND 部とNUR部で共用している ため従来に較ペ少ない案子数で所要の論理後能を 達成しており、従ってチップサイズの小さいNA-ND-NOR 論理変換回路が実現できる。

第3図に本発明を用いた第3の契施例として2n +1入力(n≥2)のNAND-NOR論理変換回路 を示す。基本回路100は第1図に示した本発明

.: ·:

を用いた3入力のNAND-NUR 論理変換回路で あるが、MUSトランジスタ27のソース209 は接地されていない。基本回路101は端子A, B.C.Dの4端子をもちMUSトランジスタ50 のドレイン501は端子C及びMUSトランジス タ52のドレイン507及びMUSトランジスタ 53のソース508と接続され、ソース503は <u> 端子B及びMUSトランジスタ51のドレイン504</u> と接続されている。MOSトランジスタ51のソ - ス 5 0 6 は、M U S トランジスタ 5 2 のソース 509、及び端子Dと接続され、ゲート505は 論理切換信号入力端子∮と接続されている。MOS トランジスタ53のゲート509は論理切換信号 入力端子々と接続され、ドレイン510は、端子 Aと接続されている。MOSトランジスタ50及 び、MO8トランジスタ52のゲートには、第4 及び第5の論理入力信号端子が接続されている。 又、i個目の端子C及びDにi+1個目の端子A, Bがそれぞれ接続されたn個の基本回路101(iは1からnまで整数)の1個目の基本回路 101

-15-

作は自明であり詳細は省く。

(発明の効果)

このように、本発明による NAND-NUR 論理変 換回路では、論理入力信号が奇数の場合でも、偶 数の場合でも、従来回数と比べて素子数が少なく 簡単な回路を得ることができる。

以上NチャンネルMOSFET を使用したNAND -NOR 論理変換回路を例にとって脱明して来た が、PチャンネルMOSFET を使用する場合にお いてもあるいは CMUS構成の場合でも本発明の効 果が発揮されるものである事は、明らかである。

4. 図面の簡単な説明

第1図は、本発明による第1の実施例である3 入力NAND-NOR論理変換回路の回路図、第2図 は、本発明による第2の実施例である2入力NAND -NOR論理変換回路の回路図、第3図は、本発 明による第3の実施例である2n+1(n≥2) 入力NAND-NOR論理変換回路の回路図、第4図 は本発明による第4の実施例である2n(n≥2) の端子A , B はそれぞれ基本回路 1 0 0 の M O S トランジスタ 2 7 のドレイン 2 1 0 とソース 209 とに接続され、 n 個目の基本回路 1 0 1 の端子 D は接地されている。

以上の本発明を用いた第3の実施例である2n +1入力(n≥2)のNAND-NUR 論理変換回路 の動作は自明であり詳細は省く。

次に、第4図に本発明を用いた第4の実施例として2n入力(n≥2)のNAND-NURに論理変換回路を示す。基本回路102は第2図に示した本発明を用いた2人力のNAND・NUR論理変換回路であるがMUSトランジスタ41のソース405は、接地されていない。第3図の実施例で、用いた基本回路101の端子A、Bはそれぞれ基本回路102のMUSトランジスタ41のドレイン404とソース405とに接続され、n個目の基本回路101の端子Gは接地されている。

以上の本発明を用いた第4の実施例である2ヵ 入力(n≥2)のNAND-NUR論理変換回路の動


-16-

入力 NAND-NOR 論理変換回路の回路図、第5図 は従来例を示す3入力 NAND-NOR 論理変換回路 の回路図である。


代理人 弁理士 内 原




第1図




第2図



第3図



第4図



第5図

